技术负责人：肖国尧

技术联系人：肖国尧    联系电话：18149292434    邮箱：gyxiao@romani.cn

关键词：DDR3、芯片设计、国产化、高可靠性、低功耗

项目概况：

（一）项目背景

本项目针对航空航天、无人机、机器人等领域中高集成度、高可靠性存储器的迫切需求，依托多片集成拓扑结构设计和国产化自主可控技术开展攻关，旨在突破传统多片DDR3存储方案占用面积大、设计复杂、寄生电容高等技术瓶颈，满足高端装备对小型化、轻量化、高可靠存储系统的战略需求，对推动国产芯片替代及产业链安全具有重大意义。

（二）项目简介

本项目X3T256M72CTI国产化多功能存储微系统芯片聚焦航空航天、无人机、机器人等高可靠嵌入式系统中传统多片DDR3存储方案存在的面积大、设计复杂、信号完整性差、依赖进口等难题，通过多片集成拓扑结构设计、等长信号线优化、国产化工艺适配及高可靠性封装技术手段，实现了集成度提升75%、减少外部器件至1只、支持64/72位宽与1866MT/s高速传输、支持标准SPI、双线SPI和四线SPI三种I/O协议、适配工业级（-40℃~85℃）/军温级（-55℃~125℃）环境等关键突破，成功开发出高密度PBGA封装的国产化多功能存储微系统芯片（封装尺寸20×13×1.518mm³），已在机载系统完成实测验证，有效解决了传统方案因体积限制与可靠性不足导致的系统设计瓶颈问题，为国产存储芯片在航空航天、国防装备等领域提供了标准化解决方案，具有年节约采购成本超千万元、推动产业链自主可控的重大经济与社会价值。

图 1     国产化多功能存储微系统芯片实物图

（三）关键技术与创新点

本项目采用多片集成拓扑结构与三维堆叠设计方法论，围绕多芯片信号完整性优化、国产工艺适配与高密度封装展开技术攻关，重点突破多片DDR3集成拓扑设计、低电压适配与三维堆叠封装工艺等关键技术点，通过内部集成终端匹配电阻、去耦电容、FLASH等器件，实现在13*20*1.8mm³空间内集成元件数量高达60颗以上、面积缩减约80%以上，同时简化系统设计，使用更便捷、更简单。以下是本项目涉及的关键技术：

1、关键技术一：跨尺度跨介质高速链路的精确理论建模表征

考虑不同的堆叠结构，采用等效电路模型与场路理论进行分析，建立跨尺度跨介质高速链路的高精度电路模型，表征传输路径中各种因素对信号完整性的影响，提出一种适用于微系统封装的三维高速互联拓扑电路结构，解决高速电路信号完整性问题。

2、关键技术二：多材质/多功能异质融合集成设计技术

采用多样化集成手段，将不同材质、不同制程、不同工艺、不同类型等元件进行共封装融合集成设计，拓展芯片核心功能，大幅缩减了存储系统的占用面积与设计复杂度。

3、关键技术三：基于混合模型的芯片应用级仿真模型精确建立技术

基于IBIS模型和S参数模型的原理研究基于混合模型的精确建立技术，进一步提升应用级仿真模型的精度。

4、关键技术四：高密度集成微系统芯片的可靠性测试与批量测试技术

针对不同的测试内容研究出最简单易行且可靠的测试方法，设计大批量芯片的测试方案，在兼顾可靠的条件下高效的完成批量芯片的测试工作，保障出售产品的良率，加快产品从出厂到售后的进度，从而满足市场的大规模应用需求。

图 2    国产化多功能存储微系统芯片功能框图

本项目创新点包括：

1、自主研发的适用于微系统封装的三维互联拓扑电路结构，通过场路理论分析构建模型而实现，可使数据传输速率提升约40%，提高设计成功率，缩短研制周期，减少芯片迭代次数。

2、提出了一种多功能存储集成设计架构，将存储模块的互联拓扑结构、需要的参考电源等进行一体化共封装集成，将存储模块尺寸减少超90%的同时使存储微系统芯片支持内部参考和端接等多种功能，极大的简化微系统芯片相对于传统分立芯片的应用复杂度。

3、提出基于混合模型的应用级微系统封装精确建模方法，形成适配一般仿真软件的高精度芯片仿真模型，用于芯片在板级集成设计时的仿真评估工作。

技术成果清单：

技术成熟度：

概念验证      原理样机      工程样机      中试      产业化

合作方式：

联合研发      技术入股      转让      授权（许可）      面议